基于FPGA的SqueezeNet推断加速器设计
储萍,倪伟
Design of FPGA-Based SqueezeNet Inference Accelerator
CHU Ping,NI Wei
电子科技 . 2022, (2): 20 -26 .  DOI: 10.16180/j.cnki.issn1007-7820.2022.02.004

ISSN 1007－7820
CN 61－1291/TN
主管单位：中华人民共和国教育部
主办单位：西安电子科技大学
地址： 西安市太白南路2号 西安电子科技大学《电子科技》编辑部
邮政编码：710071
电话：029-88202440
传真：029-88202440

陕ICP备10006596号     版权所有 © 2018 西安电子科技大学《电子科技》编辑部