［1］CARDARILLI G C,PONTARELLI S R M.University of rome “Tor Vergata”［C］.Italy:FPGA        Oriented Design of Parity Sharing RS Codecs,2005.

［2］刘大力,孙文方.一种RS码编译码器的FPGA实现方法［J］.电子科技,2009,22(12):88-90.

［3］王新梅,肖国镇.纠错码原理与方法［M］.西安:西安电子科技大学出版社,2003.

［4］刘福奇,刘波.Verilog HDL 应用程序设计实例精讲［M］.北京:电子工业出版社,2009.

［5］夏宇闻.Verilog数字系统设计教程［M］.北京:北京航空航天大学出版社,2005.

［6］万力铭.RS译码器的研究与实现［D］.长春:长春理工大学,2008.

［7］朱起悦.RS码编码和译码的算法［J］.电讯技术,1999(4):25-30.

［8］普罗科斯.数字通信［M］.北京:电子工业出版社,2001.

［9］赵大勇,卓志敏.RS编解码在FPGA上的实现［J］.信息技术,2003(10):22-26.