用于快速锁定全数字锁相环的反馈调节算法

doi:10.3969/j.issn.1001-2400.2018.03.017

西安电子科技大学学报

用于快速锁定全数字锁相环的反馈调节算法

谢琳琳1,2;王扬1,2;乔树山1;黑勇1

(1. 中国科学院微电子研究所感知中心，北京 100029；
2. 中国科学院大学，北京 100049)

收稿日期:2017-07-24 出版日期:2018-06-20 发布日期:2018-07-18
通讯作者: 乔树山(1981-)，男，副研究员，E-mail：qiaoshushan@ime.ac.cn
作者简介:谢琳琳(1993-)，女，中国科学院微电子研究所、中国科学院大学博士研究生，E-mail：xielinlin@ime.ac.cn
基金资助:
国家自然科学基金资助项目(61474135)

Feedback tuning algorithm for fast-locking all-digital phase-locked loops

XIE Linlin1,2;WANG Yang1,2;QIAO Shushan1;HEI Yong1

(1. Sensing Center, Institute of Microelectronics of Chinese Academy of Sciences, Beijing 100029, China;
2. Univ. of Chinese Academy of Sciences, Beijing 100049, China)

Received:2017-07-24 Online:2018-06-20 Published:2018-07-18

摘要/Abstract

摘要：

为降低全数字锁相环的锁定时间，在分析了不同相位检测机制和滤波器结构的基础上提出了自适应的反馈调节算法．该算法将锁定过程分为粗调、一级精调、二级精调三部分，分别对应数控振荡器的三级控制码，在不同的锁定过程中使用合适的滤波器结构且可根据频率差的大小自适应调节参数．基于所提算法，在180nm CMOS工艺下实现了一款可移植的快速锁定的小数全数字锁相环．测试结果表明:平均锁定时间仅为6.4μs，相当于128个参考时钟周期(20MHz)，该算法有效地缩短了锁定时间．

关键词: 频率调制, 锁相环, 全数字, 快速锁定, 反馈调节算法

Abstract:

An adaptable feedback tuning algorithm based on the analyses of various phase detection mechanisms and filter architectures is presented to shorten the locking time of all-digital phase-locked loops (ADPLLs). The algorithm divides the entire locking processes into coarse tuning, first fine tuning and second fine tuning processes corresponding to control codes of coarse, first and second fine stages in the digitally controlled oscillator (DCO). An appropriate filter architecture is chosen in each process while adaptive factors are tunable according to the value of the frequency error. A portable fast-locking fractional-N ADPLL based on the proposed algorithm is fabricated by 180nm CMOS technology. Measurement shows that the average locking time is only 6.4μs, that is, 128 reference cycles with a 20MHz clock. The locking time is reduced by the algorithm effectively.

Key words: frequency modulation, phase locked loop, all digital, fast locking, feedback tuning algorithm

谢琳琳;王扬;乔树山;黑勇. 用于快速锁定全数字锁相环的反馈调节算法[J]. 西安电子科技大学学报, 2018, 45(3): 91-96.

XIE Linlin;WANG Yang;QIAO Shushan;HEI Yong. Feedback tuning algorithm for fast-locking all-digital phase-locked loops[J]. Journal of Xidian University, 2018, 45(3): 91-96.

参考文献

［1］屈八一, 宋焕生, 周渭, 等. 一种新型不同频直接鉴相的锁相环［J］. 西安电子科技大学学报, 2014, 41(2): 172-177.
QU Bayi, SONG Huansheng, ZHOU Wei, et al. Novel Phase-locked Loop with Direct Phase Detection for Two Frequency different signals［J］. Journal of Xidian University, 2014, 41(2): 172-177.
［2］梁亮, 朱樟明, 杨银堂. 应用于低压锁相环的高性能可编程电荷泵［J］. 西安电子科技大学学报, 2016, 43(2): 186-192.
LIANG Liang, ZHU Zhangming, YANG Yintang. High-performance Programmable Charge Pump for Low Voltage PLLs［J］. Journal of Xidian University, 2016, 43(2): 186-192.
［3］ ALI E, HANGMANN C, HEDAYAT C, et al. Event Driven Modeling and Characterization of the Second Order Voltage Switched Charge Pump PLL［J］. IEEE Transactions on Circuits and Systems I: Regular Papers, 2016, 63(3): 347-358.
［4］ CHOI K H, SHIN J B, SIM J Y, et al. An Interpolating Digitally Controlled Oscillator for a Wide-range All-digital PLL［J］. IEEE Transactions on Circuits and Systems I: Regular Papers, 2009, 56(9): 2055-2063.
［5］ KHALIL W, SHASHIDHARAN S, COPANI T, et al. A 700μA 405MHz All-digital Fractional-N Frequency-locked Loop for ISM Band Applications［J］. IEEE Transactions on Microwave Theory and Techniques, 2011, 59(5): 1319-1326.
［6］ HONG J P. A 0. 012mm² and 2. 5mW Bang-bang Digital PLL Using Pseudo Random Number Generator［J］. Analog Integrated Circuits and Signal Processing, 2016, 86(1): 39-50.
［7］ BA A, LIU Y H, VAN DEN HEUVEL J, et al. A 1. 3nJ/b IEEE 802. 11ah Fully-digital Polar Transmitter for IoT Applications［J］. IEEE Journal of Solid-State Circuits, 2016, 51(12): 3103-3113.
［8］ HUNG C C, CHEN I F, LIU S I. A 1. 25GHz Fast-locked All-digital Phase-locked Loop with Supply Noise Suppression［C］//Proceedings of the 2010 International Symposium on VLSI Design, Automation and Test. Piscataway: IEEE, 2010: 237-240.
［9］ SHENG D, CHUNG C C, LAN J C, et al. Monotonic and Low-power Digitally Controlled Oscillator with Portability for SoC Applications［J］. Electronics Letters, 2012, 48(6): 321-323.
［10］ STASZEWSKI R B, BALSARA P T. All-digital Frequency Synthesizer in Deep-submicron CMOS［M］. Hoboken: John Wiley & Sons, 2006: 109.

[1]	蔡子浩,穆丽伟,占利,刘强. LDPC卷积码在水声通信系统中的可靠性研究[J]. 西安电子科技大学学报, 2020, 47(6): 84-90.
[2]	屈八一,程腾,俞东松,李智奇,周渭,李珊珊,刘立东. 一种高性能的全数字锁相环设计方案[J]. 西安电子科技大学学报, 2019, 46(1): 112-116.
[3]	贾兆旻;李智奇;杨旭海;孙保琪;苗苗;董绍锋. 相位差群特性下的频率控制技术[J]. 西安电子科技大学学报, 2017, 44(5): 109-113.
[4]	梁亮;朱樟明;杨银堂. 应用于低压锁相环的高性能可编程电荷泵[J]. 西安电子科技大学学报, 2016, 43(2): 186-192.
[5]	刘术彬;朱樟明;赵扬;恩云飞;刘帘曦;杨银堂. 一种具有延迟校准功能的可编程多相位时钟电路[J]. J4, 2014, 41(6): 57-64.
[6]	屈八一;宋焕生;周渭;李珊珊;孟强. 一种新型不同频直接鉴相的锁相环[J]. J4, 2014, 41(2): 172-177.
[7]	张雪萍;周渭;李智奇;苗苗. 周期性信号之间的相位量子特征及其应用[J]. J4, 2012, 39(5): 181-185.
[8]	宁小玲;刘忠;罗亚松;龚立;付学志. 一种改进的水声信道载波恢复盲均衡算法[J]. J4, 2012, 39(1): 151-156.
[9]	邓军;杨银堂. 全数字接收机中一种低功耗插值滤波器结构及其VLSI实现[J]. J4, 2010, 37(2): 320-325.
[10]	刘鸿雁1;栾孝丰1;刘传军2. 低噪声高速全差分BiCMOS电荷泵锁相环设计[J]. J4, 2009, 36(3): 557-562.
[11]	王育红;薛筱明;樊昌信. 一种全数字接收机结构[J]. J4, 1998, 25(3): 0-0.
[12]	暂时无作者信息. 一种窄带数字调制解调方式[J]. J4, 1998, 25(3): 0-0.
[13]	李建新;郭峰;强刚. 高速突发通信系统中伪码时钟的快速同步[J]. J4, 1998, 25(3): 0-0.
[14]	来新泉;李玉山;高德远. 用模拟标准单元法设计0.8微米CMOS数模混合PLL[J]. J4, 1998, 25(1): 0-0.
[15]	暂时无作者信息. 单片机控制步长调整的锁相环[J]. J4, 1996, 23(1): 0-0.

用于快速锁定全数字锁相环的反馈调节算法

Feedback tuning algorithm for fast-locking all-digital phase-locked loops

PDF (PC)

赞

可视化

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 15

Metrics

本文评价

推荐阅读 10