一种高效的H.264 CABAC解码器的VLSI结构

一种高效的H.264 CABAC解码器的VLSI结构

石迎波;李云松;张建龙

西安电子科技大学综合业务网理论及关键技术国家重点实验室，陕西西安 710071

收稿日期:1900-01-01 修回日期:1900-01-01 出版日期:2006-12-20 发布日期:2006-12-20

An efficient VLSI architecture of the CABAC decoder in H.264

SHI Ying-bo;LI Yun-song;ZHANG Jian-long

State Key Lab. of Integrated Service Networks, Xidian Univ., Xi’an 710071， China

Received:1900-01-01 Revised:1900-01-01 Online:2006-12-20 Published:2006-12-20

摘要/Abstract

摘要：

提出一种H.264/AVC中基于上下文的自适应二进制算术编码（CABAC）解码器的硬件设计方法，在采用并行结构的基础上，给出了一种高效的VLSI实现方案．采用两级有限状态机结构控制宏块解码过程，并通过对残差系数存储器的定时清零解决了数据存储耗时的问题，大大降低了解码控制的复杂度，从而提高解码速度，达到每1至2个时钟解出1比特．仿真结果表明，该方案能满足H.264/AVC main profile CIF 30fps实时解码的要求．

关键词: H.264/AVC, CABAC解码器, 大规模集成电路, 有限状态机

Abstract:

A hardware implementation of the Context-based Adaptive Binary Arithmetic Coding(CABAC) decoder for H.264/AVC is presented. Based on the full use of the parallel architecture, an efficient solution for VLSI implementation is described. By developing the two-level finite state machines to control the decoding process and adopting the memory clear schedule to solve the problem of coefficients storage being time-consuming, the complexity of CABAC-decoder implementation is reduced, and the speed is increased to generate one bit within one or two cycles. Simulation results testify that our design can meet the needs of decoding the H. 264/AVC main profile CIF bit stream at 30fps in real time.

Key words: H.264/AVC, CABAC-decoder, VLSI, finite state machine

中图分类号:

TN919.81

石迎波;李云松;张建龙. 一种高效的H.264 CABAC解码器的VLSI结构[J]. J4, 2006, 33(6): 844-848.

SHI Ying-bo;LI Yun-song;ZHANG Jian-long. An efficient VLSI architecture of the CABAC decoder in H.264[J]. J4, 2006, 33(6): 844-848.

[1]	陈博,汪鹏君,李刚. 面向物联网IP核保护的轻量化认证[J]. 西安电子科技大学学报, 2019, 46(5): 62-68.
[2]	乔瑞秀,陈刚,龚国良,鲁华祥. 一种高性能可重构深度卷积神经网络加速器[J]. 西安电子科技大学学报, 2019, 46(3): 130-139.
[3]	陈超伟;梁煜;张为;包娜;刘艳艳. 应用于JPEG2000的高性能MQ编码器VLSI设计[J]. 西安电子科技大学学报, 2018, 45(3): 74-79+90.
[4]	高家明;梁煜;张为;刘艳艳. 一种新型低存储二维离散小波变换架构[J]. 西安电子科技大学学报, 2018, 45(2): 110-115.
[5]	贾琦;梁煜;张为. 一种无片外存储的高性能二维DWT架构[J]. 西安电子科技大学学报, 2017, 44(4): 138-143.
[6]	董明岩;雷杰;王柯俨;李云松. 高效低存储DWT的VLSI结构设计[J]. 西安电子科技大学学报, 2016, 43(2): 35-40.
[7]	李晓峰;冯大政;胡树楷. 低功耗并行MIMO空间复用检测器的VLSI结构[J]. J4, 2013, 40(6): 25-31+84.
[8]	吴炜;陈健;宋彬. 一种新的H.264/AVC视频编码失真估计算法[J]. J4, 2013, 40(3): 1-6+35.
[9]	李晓峰;冯大政;胡树楷. 采用状态度量抽取和内插策略的低功耗Turbo译码器[J]. J4, 2012, 39(3): 58-62+71.
[10]	元辉;常义林;卢朝阳;李明. 一种降低预测模式开销的帧内预测方法[J]. J4, 2010, 37(6): 981-986+1016.
[11]	葛晨阳;郑南宁;任鹏举. 图像混合插值缩放IP核的VLSI设计[J]. J4, 2010, 37(1): 158-162.
[12]	郭杰;吴成柯;王柯俨;马静;张磊. JPEG2000中优化逼近的整型小波变换 [J]. J4, 2008, 35(2): 210-215.
[13]	张静波1;戴显英2;张鹤鸣2;胡辉勇1;贾大中1. 一个面积优化的高速RS(255，239)译码器VLSI设计 [J]. J4, 2008, 35(1): 116-120.
[14]	曹斌;李云松;刘凯;邓家先. JPEG2000中MQ编码器的VLSI结构[J]. J4, 2004, 31(5): 714-718.
[15]	薛丽君1;杜磊1;庄奕琪1;徐卓2. VLSI金属互连电迁移1/f^γ噪声特性研究[J]. J4, 2003, 30(1): 70-74.