摘要:
锁相环作为噪声敏感器件,最大干扰源来自电源噪声。为实现系统的高性能,盲目降噪是很多工程师唯一手段。文中指出,不同频点电源噪声对PLL造成的抖动不同,而单纯降噪可能导致过度设计且不能达到目的。文中通过搭建锁相环Spice模型,开发的一款软件作为论证工具来阐述抖动灵敏度概念。
中图分类号:
常博皓, 林永嘉. 锁相环电源噪声激起的抖动灵敏度研究[J]. , 2014, 27(2): 62-.
CHANG Bo-Hao, LIN Yong-Jia. Power-supply Noise Induced Jitter Sensitivity in PLL[J]. , 2014, 27(2): 62-.