一种基于ME算法的RS译码器VLSI高速实现方法

›› 2011, Vol. 24 ›› Issue (4): 17-.

一种基于ME算法的RS译码器VLSI高速实现方法

马健,王卫民

(空军工程大学工程学院,陕西西安 710038)

出版日期:2011-04-15 发布日期:2011-03-31
作者简介:马健(1972-),男,硕士,讲师。研究方向:信号与信息处理。

A VLSI Design of High-Speed Reed-Solomon Decoder Based on the ME Algorithm

MA Jian, WANG Wei-Min

(Engineering Institute,Airforce Engineering University,Xi'an 710038,China)

Online:2011-04-15 Published:2011-03-31

摘要/Abstract

摘要：

针对ME算法VLSI结构进行了分析,提出ME算法的流水线及最小化VLSI结构,以满足数据处理速率不断提高的需求。并利用该算法实现结构设计了一种低资源占用率、低成本的高速RS译码器。逻辑综合及仿真结果表明,基于Altera公司CycloneII系列FPGA的RS(255,239)译码器,工作时钟达210 MHz,可满足数据速率1.68 Gb·s^-1的编译码要求。

关键词: RS码, ME算法, 钱搜索算法, Forney算法

Abstract:

Based on an analysis of the ME algorithm's VLSI architecture,this paper proposes a Reed-Solomon decoder using pipelining and minimized architecture of modified Euclid algorithm to meet the demand of ever higher data rate in certain applications.The synthesis results show that this architecture can make RS(255,239) decoder operate at a higher clock frequency of 210 MHz in the Altera's Cyclone Family FPGA implementation and its data processing rate is 1.68 Gb·s^-1.

Key words: Reed-Solomon code;ME algorithm;Chien search algorithm;Forney algorithm

中图分类号:

TP301.6

马健, 王卫民. 一种基于ME算法的RS译码器VLSI高速实现方法[J]. , 2011, 24(4): 17-.

MA Jian, WANG Wei-Min. A VLSI Design of High-Speed Reed-Solomon Decoder Based on the ME Algorithm[J]. , 2011, 24(4): 17-.

[1]	朱博,孟李林,李小龙,邵瑞瑞. OTN中FEC的优化设计及实现[J]. , 2015, 28(2): 55-.
[2]	孟凯. 基于FPGA的RS(255,239)编译码器[J]. , 2014, 27(8): 33-.
[3]	黄伟, 徐剑, 赵世涛. Turbo码在短波通信中的应用[J]. , 2011, 24(9): 111-.