×
模态框(Modal)标题
在这里添加一些文本
关闭
关闭
提交更改
取消
确定并提交
×
模态框(Modal)标题
×
图表检索
高级检索
Toggle navigation
首页
期刊介绍
编委会
投稿指南
期刊订阅
在线期刊
当期目录
最新录用
过刊浏览
引用排行
阅读排行
下载排行
版权声明
撤稿公示
联系我们
English
FPGA控制下面阵CCD时序发生器设计及硬件实现
朱冰莲, 杜培强, 运明华
Design of a Driving Schedule Generator for the Area Array CCD Controlled by FPGA
ZHU Binglian, DU Peiqiang, YUN Minghua
. 2011, (
6
): 127 .