基于Cadence的源同步时序仿真

›› 2012, Vol. 25 ›› Issue (5): 38-.

基于Cadence的源同步时序仿真

朴卫杰,程号

(西安电子科技大学电子工程学院,陕西西安 710071)

出版日期:2012-05-15 发布日期:2012-05-24
作者简介:朴卫杰(1984—),男,硕士研究生。研究方向:嵌入式硬件及其信号完整性仿真。

Source Synchronous Timing Simulation Based on the Cadence

PIAO Wei-Jie, CHENG Hao

(School of Electric Engineering,Xidian University,Xi'an 710071,China)

Online:2012-05-15 Published:2012-05-24

摘要/Abstract

摘要：

根据源同步的一些基本问题,在Cadence仿真环境下,对源同步时序进行仿真,仿真结果表明,设计能满足噪声容限和过冲,仿真后的可知数据线和时间的延时约为0.3 ns,满足源同步系统设计要求。

关键词: 信号完整性, 源同步时序, Cadence

Abstract:

As the clock frequency becoming more and more high,the PCB design has become more and more complex,and signal Integrity simulation becomes more and more important.In this paper,according to the source synchronization of some basic issues in the Cadence simulation environment,simulate the source synchronous timing,and get simulation process and results.

Key words: SI;source synchronous timing;Cadence

中图分类号:

TN911.7

朴卫杰, 程号. 基于Cadence的源同步时序仿真[J]. , 2012, 25(5): 38-.

PIAO Wei-Jie, CHENG Hao. Source Synchronous Timing Simulation Based on the Cadence[J]. , 2012, 25(5): 38-.

[1]	雷佩, 穆平安, 徐德俊. 高速电路设计中信号完整性的反射分析[J]. , 2018, 31(3): 24-.
[2]	李亚婷. 一种抑制差分拐角共模噪声的补偿模型[J]. , 2016, 29(6): 117-.
[3]	曾秋云. 一款紧凑增强型可变阻抗电磁带隙结构[J]. , 2015, 28(4): 116-.
[4]	邓思维,凌凯. DDR2高速PCB设计和信号完整性分析[J]. , 2015, 28(4): 132-.
[5]	刘飞飞,张松松. 宽带延时宏模型高效延时提取方法[J]. , 2013, 26(9): 117-.
[6]	张松松,刘飞飞. 高速电路板级信号完整性设计[J]. , 2013, 26(10): 105-.
[7]	黄凤彩, 颜学龙. 基于CJTAG的互联信号完整性测试[J]. , 2012, 25(8): 26-.
[8]	李秀娟, 朱剑锋, 苏鑫, 黄长兵. 基于Hyper Lynx的高速PCB板级仿真[J]. , 2012, 25(8): 121-.
[9]	吴杰. LVDS信号的PCB设计和仿真分析[J]. , 2012, 25(4): 71-.
[10]	马亮. 基于VC的Cadence二次开发[J]. , 2011, 24(2): 98-.
[11]	赵海舜, 王志平, 季晓燕. 基于Cadence的DDRⅡ仿真设计[J]. , 2010, 23(8): 5-.
[12]	何飞, 吴兆华, 王全永. 挠性印制板拐角防撕裂结构信号传输性能分析[J]. , 2010, 23(11): 55-58.