ALTECC_DECODER IP核的IEEE 1500 Wrapper设计

›› 2015, Vol. 28 ›› Issue (10): 134-.

ALTECC_DECODER IP核的IEEE 1500 Wrapper设计

王建喜

(1.桂林电子科技大学电子工程与自动化学院,广西桂林 541004; 2.广西自动检测技术与仪器重点实验室,广西桂林 541004)

出版日期:2015-10-15 发布日期:2015-10-29
作者简介:王建喜(1989—),男,硕士研究生。研究方向:集成电路测试。E-mail;mzfxwjx@163.com
基金资助:
桂林电子科技大学研究生教育创新计划基金资助项目(GDYCSZ201476)

Design of an IEEE 1500 Wrapper for ALTECC_DECODER IP Core

WANG Jianxi

(1.College of Electrical Engineering and Automation,Guilin University of Electronic Science and Technology,Guilin 541004,China; 2.Guangxi Key Laboratory of Automatic Detection Technology and Equipment,Guilin 541004,China)

Online:2015-10-15 Published:2015-10-29

摘要/Abstract

摘要： IP核的广泛应用提高了电路集成的效率。由于众多功能各异的IP核集成在电路中,完善的测试机制是确保其正常工作的前提。因此,如何对IP核进行测试成为复用IP核技术必须解决的问题。IEEE Std 1500提供了IP核的测试实现机制,文中基于IEEE 1500研究如何实现IP核的Wrapper设计,实验以Hamming码译码IP核ALTECC_DECODER为测试对象,验证了IEEE 1500 Wrapper可有效地对IP核进行测试。

关键词: IP核, IEEE 1500 Wrapper, Hamming码

Abstract: IP core improves the efficiency of the integrated circuits.But the different functions of IP core embedded in integrated circuits require sophisticated test for the reuse IP core technology.IEEE Std 1500 provides a implementation mechanism for IP core test.This paper discusses the Wrapper design based on IEEE 1500,then takes the Hamming code decoding IP core ALTECC_DECODER as the experimental subject to verify the IEEE 1500 Wrapper's efficiency.

Key words: IP core;IEEE 1500 Wrapper;Hamming code

中图分类号:

TN79

王建喜. ALTECC_DECODER IP核的IEEE 1500 Wrapper设计[J]. , 2015, 28(10): 134-.

WANG Jianxi. Design of an IEEE 1500 Wrapper for ALTECC_DECODER IP Core[J]. , 2015, 28(10): 134-.

[1]	郑建立，漆荣辉，张璐. 基于AXI4-Stream总线的数字视频接口IP核设计[J]. , 2016, 29(9): 161-.
[2]	曾小波,易志中,焦歆. 基于51核的AES算法高速硬件设计与实现[J]. , 2016, 29(1): 36-.
[3]	龙芬,丁林. 虚拟环绕声算法研究与IP核实现[J]. , 2015, 28(7): 118-.
[4]	曾小波,唐忠彪,焦歆. 基于单片机的SM3算法优化及Verilog模型验证[J]. , 2015, 28(2): 38-.
[5]	范晓星,席鹏飞,孟琪. 基于EDK的高速数据收发嵌入式用户IP核设计[J]. , 2015, 28(2): 164-.
[6]	叶勃宏. 基于FPGA的SATAII协议物理层实现[J]. , 2014, 27(6): 17-.
[7]	栗旭光, 何国经, 刘江涛. 基于FPGA IP核的FFT实现与改进[J]. , 2013, 26(12): 96-.
[8]	张志晓, 何明华. JPEG解码器IP核的设计与实现[J]. , 2011, 24(4): 59-.
[9]	王振华, 何明华. 基于Wishbone总线的UART IP核设计[J]. , 2011, 24(2): 50-.
[10]	刘洪朋, 葛广英. 基于Nios II步进电机控制器IP核的设计与实现[J]. , 2011, 24(12): 66-.
[11]	刘智芳. 基于FPGA的扩频测距快速捕获仿真研究[J]. , 2010, 23(12): 58-59.
[12]	孙重磊. 基于FPGA的24点离散傅里叶变换结构设计[J]. , 12, 25(9): 132-.