基于FPGA有限域构造的QC-LDPC分层译码器设计

›› 2015, Vol. 28 ›› Issue (2): 78-.

基于FPGA有限域构造的QC-LDPC分层译码器设计

卢海芹,仰枫帆

(南京航空航天大学电子信息工程学院,江苏南京 210016)

出版日期:2015-02-15 发布日期:2015-02-16
作者简介:卢海芹(1990—),女,硕士研究生。研究方向:数字通信,信道编码理论。E-mail:lemonluhaiqin@126.com。仰枫帆(1966—),男,教授,博士生导师。研究方向:数字通信,信道编码及网络编码。
基金资助:
江苏高校优势学科建设工程基金资助项目

Design of QC-LDPC Layered FPGA Decoder Based on the Structure of Finite Fields

LU Haiqin,YANG Fengfan

(College of Electronic and Information Engineering,Nanjing University of Aeronautics and Astronautics,Nanjing 210016,China)

Online:2015-02-15 Published:2015-02-16

摘要/Abstract

摘要：

针对QC-LDPC码的Tanner图中存在的短环,尤其是4环,对迭代译码性能产生不利影响的问题,寻找到一种有限域乘群构造法,该方法构造的QC-LDPC码的Tanner图中不存在任何4环。基于此方法构造的码长为3 060,码率为的(3,12)规则QC-LDPC码,选用Altera公司StratixII系列的EP2S60F484C4器件,对其实现了分层译码器硬件结构的设计。实现结果表明,在最大迭代次数为5时,时钟频率最高可达35.38 MHz,吞吐量达到92.27 Mbit·s-1。

关键词: 有限域乘群, QC-LDPC码, 分层译码器, FPGA

Abstract:

The short loop of QC-LDPC codes in Tanner graph,especially the 4-ring,have extremely disadvantageous influence on iterative decoding performance.This paper proposes a finite-field multiplier method for the design of QC-LDPC,by which QC-LDPC codes are constructed without 4-ring.This paper designs (3,12)regular QC-LDPC codes with code rate,3 060 code length by the method above.The whole layered decoder design is synthesized under StratixII EP2S60F484C4 of Altera.When the maximum iteration number is set to 5,the highest clock frequency can reach 35.38 MHz,and the decoder throughput can reach 92.27 Mbit·s-1.

Key words: finite field multiplicative groups;QC LDPC codes;layered decoder;FPGA

中图分类号:

TN919.3+2

卢海芹,仰枫帆. 基于FPGA有限域构造的QC-LDPC分层译码器设计[J]. , 2015, 28(2): 78-.

LU Haiqin,YANG Fengfan. Design of QC-LDPC Layered FPGA Decoder Based on the Structure of Finite Fields[J]. , 2015, 28(2): 78-.

[1]	晏子杰,王京梅,陈卓,刘宇. 软件可编程的FPGA网络测量引擎技术实现[J]. 电子科技, 2021, 34(2): 27-32.
[2]	史伟忠,曹卫卫,范彦铭,董佳筠,陈纾,肖昊. 基于FPGA的深空图像实时边缘检测算法与实现[J]. 电子科技, 2020, 33(5): 45-49.
[3]	谢智烜,姚红兵,范宁,陈枫. 面向多目标透镜的连通域标记检测算法[J]. 电子科技, 2020, 33(4): 50-54.
[4]	赵能武,路宏敏,徐桃,胡宽,何川侠,孟晓姣. 基于AD9910的周界入侵探测系统信号源设计[J]. 电子科技, 2020, 33(1): 1-5.
[5]	段铁,黄焱,汪洋. 载波同步中数字锁相环的重构设计[J]. 电子科技, 2019, 32(8): 41-45.
[6]	骆英,吴强,秦云. GSC框架下的最小均方超声波束形成算法[J]. 电子科技, 2019, 32(2): 37-41.
[7]	王家敏,杨青慧,张怀武. 9 kHz1.4 GHz高精度快速随机跳频DDS频率合成器[J]. 电子科技, 2019, 32(12): 27-32.
[8]	何凯，梁蓓，杨发顺. 基于Vivado HLS的求取特征点图像坐标的设计[J]. , 2018, 31(4): 87-.
[9]	李文辉, 简献忠, 肖儿良. 变电站实时监控系统中的千兆以太网传输设计[J]. , 2018, 31(1): 16-.
[10]	周航. FPGA在惯导脉冲输出信号测量系统中的实现[J]. , 2017, 30(4): 15-.
[11]	朱怀毅. 基于NiosII的CZT频谱细化算法仿真实现[J]. , 2017, 30(4): 76-.
[12]	那彦，底鹏. 音视频数据采集接口电路设计及实现[J]. , 2016, 29(9): 148-.
[13]	党俊博1,李哲1,李雅俊2. 基于FPGA的串口通信电路设计与实现[J]. , 2016, 29(7): 106-.
[14]	范健华，李春林. 基于FPGA的Keystone变换算法设计和实现[J]. , 2016, 29(6): 54-.
[15]	杨澜，戚秀真. UART微控制器设计方法及其FPGA实现[J]. , 2016, 29(6): 72-.