摘要:
为满足某雷达信号设计要求,文中基于国产小数锁相环芯片GM4704产生7.12~9.12 GHz的信号,采用传统的PLL方式产生,低相位噪声、低杂散的频率综合器。同时,给出了设计过程并对相关的设计参数进行分析,应用相关的PLL仿真软件对环路滤波器进行仿真设计,通过实际电路测试,相位噪声达到-97 dBc/Hz@1 kHz与理论计算较接近,杂散达到-70 dB。
中图分类号:
李昂,于萌,朱康生. 宽带低相噪频率综合器设计与实现[J]. , 2015, 28(7): 54-.
LI Ang,YU Meng,ZHU Kangsheng. Design and Implementation of Wide-band Low Phase Noise Frequency Synthesizers[J]. , 2015, 28(7): 54-.