基于Verilog的模拟前端时序的实现方法

基于Verilog的模拟前端时序的实现方法

赵地，朱兴华，孙辉，杨定宇，王进，李小辉

Implement of Analog Front end Timing by Verilog

ZHAO Di，ZHU Xinghua，SUN Hui, YANG Dingyu，WANG Jin，LI Xiaohui

. 2017, (4): 144 .