ICE中调试模块IP软核的设计与实现

›› 2014, Vol. 27 ›› Issue (5): 93-.

ICE中调试模块IP软核的设计与实现

江正斌,周建伟,李德安,彭崇梅,袁国顺

(1.河北工业大学微电子研究所,天津 300130;2.北京中科微电子技术有限公司研发部,北京 100029;)

出版日期:2014-05-15 发布日期:2014-05-14
作者简介:江正斌(1987—),男,硕士研究生。研究方向:系统设计,电子器件及其应用。E-mail:874304243@qq.com。周建伟(1965—),男,教授。研究方向:半导体材料与集成电路衬底材料表面超精密加工技术。李德安(1987—),男,硕士研究生。研究方向:AD及电源管理IC设计。彭崇梅(1972—),女,高级工程师。研究方向:集成电路开发应用。袁国顺(1966—),男,教授。研究方向:嵌入式CPU设计及开发,MCU系统结构,常用接口模块,冗余设计技术,电路设计技术等。

Design and Implementation of ICE Debug Module IP Soft core

JIANG Zhengbin,ZHOU Jianwei,LI Dean,PENG Chongmei,YUAN Guoshun

(1.Institute of Microelectronics,Hebei University of Technology,Tianjin 300401,China;2.Department of R & D,Beijing Casue Technology Co.,Ltd,Beijing 100029,China)

Online:2014-05-15 Published:2014-05-14

摘要/Abstract

摘要：

开发人员在根据通用仿真器方案开发所需在线仿真器时,由于受ICE机制中调试模块IP软核的限制,并没有一个完整的调试模块方案,使得开发周期加长、成本增加。针对基于FPGA的通用在线仿真器方案缺少调试模块详细设计方案的问题,采用自顶向下划分层次和自底向上模块单独设计相结合的方法,设计出具有调试模块的IPcore,并结合EM78P447S的IP软核,在Xilinx Spartan系列XC3S700AN开发板套件中进行了验证。

关键词: 现场可编程阵列逻辑, 微控制单元, 在线仿真器, IP软核, 通用串行总线

Abstract:

Because of the restrictions of IP soft core of different processor chips,no complete program debugging module is available for the development of online emulators,resulting in a long development cycle and high cost.An IPcore with debugging module is designed in this article by combining top-down and bottom-up design methods.The design is verified on the XC3S700AN combining EM78P447S.

Key words: FPGA;MCU;ICE;IP soft core;USB

中图分类号:

TN79

江正斌,周建伟,李德安,彭崇梅,袁国顺. ICE中调试模块IP软核的设计与实现[J]. , 2014, 27(5): 93-.

JIANG Zhengbin,ZHOU Jianwei,LI Dean,PENG Chongmei,YUAN Guoshun. Design and Implementation of ICE Debug Module IP Soft core[J]. , 2014, 27(5): 93-.

[1]	田子敬,那彦,张守将. 图像融合IP软核设计与实现[J]. , 2014, 27(9): 48-.
[2]	周殿凤. 基于FPGA的32位ALU软核设计[J]. , 2010, 23(11): 80-81.