摘要:
为提高算法的效率,降低密钥运算的复杂度,提升密钥抵抗强力攻击和时间攻击能力,提出一种AES的算法方案。阐述了AES算法原理及片上系统执行AES的工作流程,基于8051软核AES算法IP原理、设计流程以及硬件模块的实现方案,并给出了效率分析及在硬件平台上的验证结果。仿真结果显示,用查表法实现AES,其IP核具有高效性,并可为密码SoC产品的开发体统算法引擎支持。相比较于以往的算法模型,该方案用少量面积换取速度,大幅提高了算法的效率,因此具备良好的应用价值。
中图分类号:
曾小波,易志中,焦歆. 基于51核的AES算法高速硬件设计与实现[J]. , 2016, 29(1): 36-.
ZENG Xiaobo,YI Zhizhong,JIAO Xin. High-Speed Hardware Design and Implementation of AES Algorithm Based on 51 Core[J]. , 2016, 29(1): 36-.